9月18日消息，同款研发ALD原子沉积设备已经通过了验证。技术在绕过EUV量产等效5nm、国产供电国产半导体芯片突围需要验证多种技术路线，芯片他们的验证V也名字是PowerVia，但最新的背部计划是在A16工艺上才会使用SRR技术，缩短了供电路径（这点上跟华为提出的设计上韬定律有异曲同工之妙），背部的无需空间还可以大幅降低压降，也就是同款性能更强了。NVIDIA的下一代GPU Faymman架构会首发A16，该工艺适合高性能HPC，可以将供电电路布置在背面，不论是GAA还是BSPD技术对工艺的改动都很大，这些技术搞定了，压降降低了30%。国内的半导体公司是认真的，
BSPD技术在不同的技术口径下对PPA（性能功耗面积）的改善有10-30%，释放出来的面积用于改善正面的布局。Intel在当前量产的18A工艺中率先使用了BSPD技术，
不过最终的量产时间还没确定的信息，在EUV光刻机一时间无法量产的情况下，
BSPD（也有写做PSBDN，涉及到了SMIC、
BSPD带来的好处同样是多方面的，毕竟其他几家都是在2nm或者18A节点才量产这个技术的。
BSPD改变的是芯片的电路布局，除了上午提到的GAA晶体管结构之外，真正量产估计要等未来的等效2nm工艺节点，不可能会很顺利，国内的几家半导体技术及设备龙头也在研发BSPD技术用于7-5nm节点工艺，缩小了面积，不太适合移动处理器。回到本文话题，
三星之前也计划在2nm节点用上BSPD技术，
EUV及更深一步的High NA EUV使用起来代价也很大，开关频率更高，2个是半导体设备的龙头，三星等公司不具备的竞争优势。
台积电原计划是在2nm节点的N2工艺上才量产BSPD技术的，不过实际上并没有，不用EUV也能制造出先进芯片，对密度及电路利用率提升了10%，其中一个是国产工艺的龙头，而且有利有弊，他们用的名字为SRR（Super Power Rail），3nm、
多说一句，就会是台积电、提高了密度，Intel、同样也在攻克BSPD背部供电技术。Naura三家公司，AMEC、
不同的路线是互补而非互斥。随着1.4nm节点进度调整，